超详细的FPGA芯片解读(图文)

FPGA开发流程

原理图和HDL（Hardware DescriptiIon Language，硬件描述语言）是两种最常用的数字硬件电路描述方法，其中HDL设计法具有更好的可移植性、通用性和模块划分与重用性的特点，在目前的工程设计中被广泛使用，下面对FPGA设计熟悉电路时的开发流程是基于HDL的。

1.系统功能设计

在系统设计之前，首先要进行的是方案论证、系统设计和FPGA芯片选择等准备工作。系统工程师根据任务要求，如系统的指标和复杂度，对工作速度和芯片本身的各种资源、成本等方面进行权衡，选择合理的设计方案和合适的器件类型。一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接使用EDA元件库为止。

2.RTL级HDL设计

RTL级（RegisterTransferLevel，寄存器传输级）指不关注寄存器和组合逻辑的细节（如使用了多少个逻辑门、逻辑门的连接拓扑结构等），通过描述数据在寄存器之间的流动和如何处理、控制这些数据流动的模型的HDL设计方法。RTL级比门级更抽象，同时也更简单和高效。RTL级的最大特点是可以直接用综合工具将其综合成为门级网表，其中RTL级设计直接决定着系统的功能和效率。

3.RTL级仿真

也称为功能（行为）仿真，或是综合前仿真，是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。仿真前，要先利用波形编辑器和HDL等建立波形文件和测试向量（即将所关心的输入信号组合成序列），仿真结果将会生成报告文件和输出信号波形，从中便可以观察各个节点信号的变化。如果发现错误，则返回设计修改逻辑设计。

常用的工具有ModelTech公司的ModelSim、Sysnopsys公司的VCS和Cadence公司的NC-Verilog以及NC-VHDL等软件。虽然功能仿真不是FPGA开发过程中的必需步骤，但却是系统设计中最关键的一步。

为了提高功能仿真的效率，需要建立测试平台testbench，其测试激励一般使用行为级HDL语言描述，其中RTL级模块是可综合的，它是行为级模块的一个子集合。

4.综合

所谓综合就是将较高级抽象层次的描述转化成较低层次的描述。综合优化根据目标与要求优化所生成的逻辑连接，使层次设计 平面化，供FPGA布局布线软件进行实现。就目前的层次来看，综合优化（Synthesis）是指将设计输入编译成由与门、或门、非门、RAM、触发器等基本逻辑单元组成的逻辑连接网表，而并非真实的门级电路。

真实具体的门级电路需要利用FPGA制造商的布局布线功能，根据综合后生成的标准门级结构网表来产生。为了能转换成标准的门级结构网表，HDL程序的编写必须符合特定综合器所要求的风格。由于门级结构、RTL级的HDL程序的综合是很成熟的技术，所有的综合器都可以支持到这一级别的综合。常用的综合工具有Synplicity公司的Synplify/SynplifyPro软件以及各个FPGA厂家自己推出的综合开发工具。

5.门级仿真

也称为综合后仿真，综合后仿真检查综合结果是否和原设计一致。在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影响。 但这一步骤不能估计线延时，因此和布线后的实际情况还有一定的差距，并不十分准确。

目前的综合工具较为成熟，对于一般的设计可以省略这一步，但如果在布局布线后发现电路结构和设计意图不符，则需要回溯到综合后仿真来确认问题之所在。在功能仿真中介绍的软件工具一般都支持综合后仿真。

6.布局布线

实现是将综合生成的逻辑网表配置到具体的FPGA芯片上，将工程的逻辑和时序与器件的可用资源匹配。布局布线是其中最重要的过程，布局将逻辑网表中的硬件原语和底层单元合理地配置到芯片内部的固有硬件结构上，并且往往需要在速度最优和面积最优之间作出选择。

布线根据布局的拓扑结构，利用芯片内部的各种连线资源，合理正确地连接各个元件。也可以简单地将布局布线理解为对FPGA内部查找表和寄存器资源的合理配置，布局可以被理解挑选可实现设计网表的最优的资源组合，而布线就是将这些查找表和寄存器资源以最优方式连接起来。

目前，FPGA的结构非常复杂，特别是在有时序约束条件时，需要利用时序驱动的引擎进行布局布线。布线结束后，软件工具会自动生成报告，提供有关设计中各部分资源的使用情况。由于只有FPGA芯片生产商对芯片结构最为了解，所以布局布线必须选择芯片开发商提供的工具。

7.时序仿真

是指将布局布线的延时信息反标注到设计网表中来检测有无时序违规（即不满足时序约束条件或器件固有的时序规则，如建立时间、保持时间等）现象。时序仿真 包含的延迟信息最全，也最精确，能较好地反映芯片的实际工作情况。

由于不同芯片的内部延时不一样，不同的布局布线方案也给延时带来不同的影响。因此在布局布线后，通过对系统和各个模块进行时序仿真，分析其时序关系，估计系统性能，以及检查和消除竞争冒险是非常有必要的。

8.FPGA板级调试

通过编程器将布局布线后的配置文件下载至FPGA中，对其硬件进行编程。配置文件一般为.pof或.sof文件格式，下载的方式包括AS（主动）、PS（被动）、JTAG（边界扫描）等方式。

逻辑分析仪（LogicAnalyzer，LA）是FPGA设计的主要调试工具，但需要引出大量的测试管脚，且LA价格昂贵。目前，主流的FPGA芯片生产商都提供了内嵌的在线逻辑分析仪（如XilinxISE中的ChipScope、AlteraQuartusII中的SignalTapII以及SignalProb）来解决上述矛盾，它们只需要占用芯片少量的逻辑资源，具有很高的实用价值。

FPGA为什么这么难？

虽然有“万能芯片”的美誉，但是FPGA在全球范围内市场规模还非常有限，远不及CPU及GPU市场规模。造成这一种现象的原因，最主要是FPGA行业门槛非常高。

根据Gartner数据显示，2015年至2020年全球FPGA市场的年复合增长率为9%，到2020年全球FPGA 市场规模将达84亿美金。在这样的市场环境下，企业想要生存下去困难程度可想而知，特别是起步较晚的国内企业。

如果回看其发展历程，自1984年Xilinx创造出FPGA之后，先后有上百家行业巨头都杀入这一领域，而最终的结果确实绝大部分企业都铩羽而归，例如Intel、Philips、Agere Systems、AMD以及摩托罗拉等国际知名的芯片设计厂商。能够幸存下来的几家企业就显得弥足珍贵了。

而对于国内FPGA企业而言，在初期阶段可能都或多或少借鉴了国外产品。但是想要将产品大规模推向市场，就必须面临技术专利问题。实际上，国外企业已经垄断了绝大部分专利技术。国内厂商想要进入，首先就必须自己自主开发芯片结构，避免专利侵权，这对于国内企业而言无疑是一个巨大挑战。

除了芯片架构之外，在FPGA开发过程中所涉及到的仿真工具之前一直依赖进口，这对于国内企业而言无疑又是另一项非常大的挑战，需要国内厂商在硬件及软件两方面持续不断投入。目前，国内厂商在软件方面，也在重点突破，并且已经取得了一些成绩。

另外，正如前文所言，FPGA是一个门槛非常高的行业。在市场推广过程中，原厂需要对客户进行专业指导，这无形中也增加了其他品牌产品替换的难度。由此也导致了，FPGA产品更新换代频率比较低，市场空间也难于像电脑、智能手机等出现大的飞跃。容－源－电－子－网－为你提供技术支持