利用集成锁相环提高设计系统的频率性能

锁相环（PLL）是电子系统中功能最多，最灵活，最有价值的电路配置之一，因此可用于许多应用。它用于时钟重定时和恢复，作为频率合成器，以及作为可调谐振荡器，仅举几个例子。结果，PLL存在于许多RF设备中，包括无线电接收器和测试设备。根据其具体实现，它可以从近DC到GHz和更高频率服务，在系统和电路中发挥许多关键作用。

PLL是闭环（负反馈）架构，基本PLL由这些块组成（图1）：

利用集成锁相环提高设计系统的频率性能

图1：基本PLL是闭环负反馈系统，其中参考信号和VCO输出之间的误差用于校正该输出;低通滤波器是建立环路动态的关键因素。

相位/频率检测器（PFD）（通常简称为相位检测器PD）将输入信号与参考信号进行比较信号并产生与其相位差成比例的误差信号（请记住，相位和频率密切相关，因为频率是相位的时间导数）;相位检测器输出通常进入电荷泵，该电荷泵将小电流差转换为更大的电压

低通滤波器（LPF），其形成误差信号的频谱;这种滤波器的设计通常是工程科学和直观艺术的结合，是设置PLL操作的许多动态的主要因素。

具有输出相位/频率的压控振荡器（VCO）由误差信号控制

VCO输出端的可选分频器，使PLL产生参考频率的多因子N的频率; N可以是整数，并且许多PLL设计支持小数N非整数除法

VCO（和分频器，如果使用的话）的输出进入相位/频率检测器完成反馈循环。在操作中，误差信号随着相位差的增加而增加。这会以相反的方向驱动VCO相位，从而减少误差信号。结果，输出的相位被锁定到另一个输入的相位。

当PLL输出密切跟踪输入并且误差信号很小且相对稳定时，PLL被称为“锁相”或简单地“锁定”。根据应用，输出系统中使用的PLL系统的一个或者是VCO的输出，或者是VCO的控制信号。

PLL当然是在20世纪20年代左右使用真空管设计的。随着20世纪70年代推出的第一个大众市场PLL作为IC Signetics NE565（0.001 Hz至500 kHz）的运行，它们的受欢迎程度得到了显着提升。虽然这部分显然已经过时（并且Signetics早已不复存在），但其数据表已存档并可在线获取 1 。

PLL可以使用模拟，数字或混合构建信号电路。早期的PLL是全模拟的，具有模拟相位检测器，低通滤波器，VCO和可选的分频器;分频器很快升级为数字分频器，允许整数和小数整数除法。数字PLL现在用一个上下计数器代替相位检测器，该计数器在数字域中执行类似功能，也可以使用数字滤波器，误差信号驱动直接数字合成器作为VCO。

由于其内部结构的模块化，广泛使用和广泛的应用，PLL是莎士比亚或詹姆斯乔伊斯作品的工程对应物，因为它一直是无数文章，论文和书籍的主题。他们广泛分析了PLL的广泛定性讨论以及高度详细的定量模型;几乎所有这些分析都始于Gardner和Viterbi 2,3 的经典着作。

可用的技术论文涵盖了PLL的性能，其每个功能模块中存在多种噪声，抖动，漂移，非线性，失真和其他电路缺陷，以及多种输入的性能信号。其中包括检查时域和频域PLL操作的论文;一些专注于简单的一阶模型，而另一些则使用高度复杂的模型，捕捉PLL电路和信号的许多现实细微之处。

PLL参数满足应用目标

与大多数模型一样电子电路，有一些基本参数适用于几乎所有应用，有些在特定情况下更为关键。通过调整相位检测器，低通滤波器，VCO和分频器的一些设计细节，PLL设计可以在这些参数之间权衡性能，以最好地适应应用优先级。最重要的因素包括：

工作频率：PLL的标称自由频率及其VCO

工作范围：频率范围PLL和VCO将运行。这包括PLL可以获取信号并实现锁定的引入范围，以及一旦实现锁定就可以保持锁定的更宽范围

回转或捕获时间：所需的时间PLL在外部操作极限处获取并锁定信号，在很大程度上由低通滤波器决定;窄带宽滤波器具有更长的捕获时间但限制了噪声和抖动，而更宽带宽的滤波器具有更快的响应但允许更多噪声通过PLL系统

噪声和抖动：添加了任何噪声或抖动通过PLL的元件，即使有完美的信号，它也会出现在输出端。总体噪声品质因数（FOM）以dBc/Hz表示，并且有几种不同类型的FOM

死区：当相位/频率检测器的两个输入非常接近时，检测器可能没有看到这个，因此不会产生错误输出;这有点类似于电子滞后或机械静摩擦

许多其他因素也可能适用于不同应用中的PLL，例如无杂散动态范围（SFDR），失真，截距和温度系数;完整列表可能非常冗长。

PLL IC在频率，性能，集成方面不断提升

为了实现给定应用的最佳性能因素组合，PLL的用户将购买并连接单独的模块：阶段/频率检测器，定制滤波器，VCO和其他元件。当然，模块和混合设备的制造商很快就提供了完整的PLL作为完全特征化的单元，通过组合多个单独的IC芯片和分立元件。容－源－电－子－网－为你提供技术支持

搜索

热门标签

利用集成锁相环提高设计系统的频率性能